Цифрова схемотехніка 2020. Лекція 3.
Розглянуті теми:
статичні характеристики (продовження)
основи Verilog
опис модуля на мові Verilog, порти вводу-виводу
тип wire
опис логічних функцій на мові Verilog
оператор assign у мові Verilog
опис констант у мові Verilog
опис комбінаційного суматора і перемножувача на мові Verilog
Презентація: https://bit.ly/2F5H4i8